边界扫描测试（Boundary Scan Test）

定义：主要基于IEEE 1149.1和1149.6标准（JTAG），通过芯片内置的扫描链访问和控制引脚状态，主要用于检测硬件连接的物理缺陷。

优点：

1. 物理缺陷检测
   • 高效检测焊接问题、开路/短路、元器件缺失等制造缺陷。
2. 高覆盖率
   • 可覆盖传统测试难以触及的节点（如高密度BGA封装引脚）。
3. 无需物理探针
   • 通过JTAG接口即可访问内部节点，无需外部测试设备。
4. 自动化程度高
   • 支持自动化测试脚本，适合批量生产中的快速检测。
5. 故障定位精准
   • 可直接定位到具体引脚或连接故障，便于修复。
6. Boot ROM烧录
   • 可直接对裸板的Boot ROM Flash进行烧录，取代传统离线烧录方式，简化工艺流程。

缺点：

1. 依赖硬件支持
   • 需要芯片和PCB支持JTAG标准，且设计时需预留扫描链。
2. 无法验证功能逻辑
   • 仅测试物理连接，不验证芯片内部逻辑或软件功能。
3. 测试设备成本
   • 需要专用的边界扫描工具和适配器。
4. 初始化复杂度
   • 部分场景需配置芯片状态（如复位、时钟），可能增加测试复杂度。

对比总结

实际应用建议

1. 互补使用
   • 生产阶段：优先用边界扫描检测硬件物理缺陷，再用功能测试验证系统功能，可提供产品可靠性，提高生成效率，降低测试成本。
   • 研发阶段：结合功能测试和边界扫描，定位逻辑错误与硬件问题。
2. 高密度PCB
   • 边界扫描在BGA、微型化封装场景中更具优势。
3. 复杂系统
   • 功能测试仍是验证系统级行为（如通信协议、算法）的核心手段。

通过结合两种方法，可以在保证硬件可靠性的同时，验证系统功能的正确性，实现更全面的质量保障。