以下是 RISC-V 指令集模拟器中的一些开源选项：

1. Spike RISC-V ISA Simulator
   项目地址：https://gitcode.com/gh_mirrors/ris/riscv-isa-sim
   项目介绍：Spike 是一个功能强大的开源 RISC-V 指令集模拟器，支持多种 RISC-V ISA 扩展，包括 RV32I、RV64I、RV32E、RV64E 等基础 ISA，以及 Zifencei、Zicsr、M、A、F、D、Q、C 等扩展。它适用于教育、研究、软件开发与测试、硬件验证等多个场景。
   主要功能：
   支持 RV32I 和 RV64I 基础 ISA。
   支持多种扩展指令集（如 M、A、F、D 等）。
   支持虚拟化和安全扩展。
   支持多种内存模型（如 RVWMO 和 RVTSO）。
   支持机器、监督和用户模式。
2. NEMU
   项目地址：https://gitcode.com/gh_mirrors/nemu1/NEMU
   项目介绍：NEMU（NJU Emulator）是一款专为教学目的设计的简单但功能齐全的全系统模拟器，支持多种指令集架构，包括 x86、mips32、riscv64 和 riscv32。它提供了丰富的调试和分析工具，适用于教学和研究。
   主要功能：
   提供单步执行、寄存器/内存检查、表达式求值、监视点等功能。
   支持多种指令集架构（如 x86、mips32、riscv32 和 riscv64）。
   支持内存管理和分页机制。
   支持基本的中断和异常处理能力。
   支持串口、定时器、键盘、VGA 和音频等设备的简化模拟。
3. CakeMu-RV
   项目地址：GitHub - CakeMu-RV
   项目介绍：CakeMu-RV 是一个开放的 RISC-V 处理器模拟器学习项目，完全开放，任何人都可以参与。项目采用 GPL-3.0 许可证，保证代码始终开源。
   主要特点：
   完全开放：任何人都可以参与。
   自由发挥：没有严格的任务列表。
   代码导向：用代码说话。
   持续改进：欢迎任何形式的优化。
4. Sail-RISC-V
   项目地址：https://gitcode.com/gh_mirrors/ris/RISCV-Simulator
   项目介绍：Sail-RISC-V 是由 REMS（Research on Embedded Multicore Systems）项目开发的一个开源软件项目，旨在实现一个高度精确且可扩展的 RISC-V 指令集模拟器。
   主要功能：
   高度精确且可扩展的 RISC-V 指令集模拟器。
   支持多种 RISC-V ISA 扩展。
   适用于研究和开发 RISC-V 应用。
   这些开源模拟器为 RISC-V 生态系统的发展提供了重要的支持，适用于从教育研究到工业应用的广泛场景。